Μάθημα : ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ (Εργαστήριο)
Κωδικός : 1940391306
Υλοποίηση κυκλωμάτων από το βιβλίο "ΨΗΦΙΑΚΑ ΗΛΕΚΤΡΟΝΙΚΑ" Μέρος Α' Θεωρία
Στην ενότητα αυτή θα υλοποιηθούν επιλεκτικά κάποια κυκλώματα από το βιβλίο 'Ψηφιακά Ηλεκτρονικά - Μέρος Α' Θεωρία που παρουσιάζουν ιδιαίτερο ενδιαφέρον για τους μαθητές με τη βοήθεια του λογισμικού προσομοίωσης Τina Pro.
- Πύλη ΝΟΤ με ψηφιακό παλμό
- Πύλη AND με ψηφιακούς παλμούς
- Πύλη OR με ψηφιακούς παλμούς
- Λογικές πύλες με την οικουμενική πύλη NAND
- Λογικές πύλες με την οικουμενική πύλη NOR
- Κύκλωμα ALER-RETOUR 5 θέσεων με πύλες XOR
- Πλήρης Αθροιστής με πίνακα Carnaugh και Λογικές Πύλες
- Κύκλωμα αφαιρέτη 1 bit με πύλες
- Κύκλωμα αθροιστή 2 bit με το IC 7482
- Κύκλωμα αθροιστή 3 bit με 2 IC NAND
- Κύκλωμα συγκριτή με το IC 7485
- Κύκλωμα D-Latch με βασικές πύλες
- R-S Flip-Flop
- D Flip-Flop
- Ψηφιακή Ανάλυση Χρονισμού D Flip-Flop
- J-K Positive Edge Triggered Flip-Flop 7470
- Ψηφιακή Ανάλυση Χρονισμού JK Flip-Flop
-
Υλοποίηση της λογικής συνάρτησης
Y A,B, C = A' B' C' + A' B C + A B C με Πολυπλέκτη 8 εισόδων
-
Yλοποίηση του συνδυαστικού κυκλώματος που αναγνωρίζει
το πλήθος των "1" ενός 3-bits δυαδικού αριθμού με δύο Πολυπλέκτες 8x1
- Κύκλωμα Ημιαθροιστή με τον Πολυπλέκτη 4x1 74153
- Μετρητής από 0 έως 9 με τα IC 7490 και 7447
- Ψηφιακή Ανάλυση Χρονισμού του Δεκαδικού Απαριθμητή 7490
- Αποκωδικοποιητής BCD με ενδείκτη 7 τμημάτων και πληκτρολόγιο
- Παράλληλος Δυαδικός Αθροιστής 4 bits
- Δυαδικός Αθροιστής με το 74LS83
- Ψηφιακή Ανάλυση Χρονισμού Καταχωρητή Ολίσθησης
- Χρήση μνήμης RAM με τον αποκωδικοποιητή BCD 7447 σε ενδείκτη 7 τμημάτων
